

Εισαγωγή στην Σχεδίαση Συστημάτων VLSI

3η Εργαστηριακή Άσκηση

ΤΜΗΜΑ 2 - ΟΜΑΔΑ 6:


Σωτήριος Κούνσολας (el21176)
Μαρία Φατούρου (el21077)


Ημ/νία και Ώρα Εξέτασης: 22/10/2024 (9:45-10:45)

Λύσεις θεμάτων:

Άσκηση 1

Στην άσκηση αυτή καλούμαστε να σχεδιάσουμε έναν πλήρη αθροιστή (F-A) σε τεχνολογία cmos90n με ελάχιστο μήκος καναλιού στα τρανζίστορ (L=2λ) και πλάτος Wn=4λ για τα nmos και Wp=10λ για τα pmos, με την τεχνική των Euler paths.
Παρακάτω φαίνονται τα κυκλώματα των συναρτήσεων $CARRY = AB + C(A + B)$ και $SUM = ABC + (A + B + C)D$, $D = \overline{CARRY}$ με pmos και nmos transistors. Για την υλοποίηση της πράξης AND τα nmos συνδέονται σε σειρά ενώ τα pmos παράλληλα. Έτσι σχεδιάζονται τα κυκλώματα που παρατίθενται παρακάτω συνοδευόμενα από μια ενδεικτική εκδοχή του layout και τον πίνακα αληθείας των αντίστοιχων συναρτήσεων.






Όπου $D = \overline{carry}$

ΠΙΝΑΚΑΣ ΑΛΗΘΕΙΑΣ ΠΛΗΡΟΥΣ ΑΘΡΟΙΣΤΗ:


A	B	C	Carry	Sum
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0


1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Στη συνέχεια, παρουσιάζεται το layout του πλήρη αθροιστή, με φορτίο εξόδου 2fF και για τις 2 εξόδους :



Οι κυματομορφές, που προκύπτουν από την προσομοίωση του κυκλώματος με εισόδους τετραγωνικές παλμοσειρές τάσης από 0V έως 1.2V, παρουσιάζονται παρακάτω:


A
B
C
carry
SUM
1.20
0.0
1.200
524ps
16ps
24ps
20ps
28ps
27ps
521ps
14ps
520ps
13ps
24ps
20ps
28ps
0.0
2.0
4.0
6.0
8.0
10.0
12.0
14.0
16.0
18.0
Time(ns)


A
B
C
carry
SUM
1.20
0.0
1.200
23ps
521ps
37ps
31ps
41ps
16ps
534ps
31ps
16ps
23ps
517ps
37ps
31ps
41ps
0.0
2.0
4.0
6.0
8.0
10.0
12.0
14.0
16.0
18.0
Time(ns)


Από την προσομοίωση παρουσιάζεται ότι, η μέγιστη καθυστέρηση που εισάγει το παραπάνω κύκλωμα και στη έξοδο SUM είναι $t_{rise,max} = 521\,ps$ και $t_{fall,max} = 534\,ps$, ενώ για την έξοδο carry είναι $t_{rise,max} = 524\,ps$ και $t_{fall,max} = 27\,ps$


Άσκηση 2

Στην άσκηση αυτή ζητείται να σχεδιαστεί ένας ελάχιστος αναστροφέας με διαστάσεις: Wn=0.4μ, Ln=0.2μ και Wp=0.8μ, Lp=0.2μ που να οδηγεί έναν αριθμό n όμοιων αναστροφέων με τον παραπάνω που είναι παράλληλα συνδεδεμένοι. Η κανονικοποιημένη κατά προσέγγιση καθυστέρηση του αναστροφέα δίνεται από τον παρακάτω πίνακα:

Ελάχιστος αναστροφέας που οδηγεί ***n*** ελάχιστους αναστροφείς	Υπολογισμός καθυστέρησης d
n=2	d=1+1*2
n=4	d=1+1*4
n=8	d=1+1*8


Για n=0 χωρίς φορτίο:






Καθυστέρηση = $t_{pdr} = 11\,ps$ και $t_{pdf} = 10\,ps$.


Για n=2



Vdd+
in
out
Vss-



Καθυστερηση = $d * \tau = 3 * 12.4 = 37.2\,ps$, το οποίο επιβεβαιώνεται από την προσομοίωση (με μικρή απόκλιση για την t_{pdf} κυρίως) καθώς έχω $t_{pdr} = 38\,ps$ και $t_{pdf} = 31\,ps$.


Για n=4






Καθυστερηση = $d * \tau = 5 * 12.4 = 62\,ps$, το οποίο επιβεβαιώνεται και πάλι από την προσομοίωση (με μικρή απόκλιση για την t_{pdf} κυρίως) καθώς έχω $t_{pdr} = 65\,ps$ και $t_{pdf} = 53\,ps$.

Για n=8







Καθυστερηση = $d * \tau = 9 * 12.4 = 111.6\,ps$, το οποίο επιβεβαιώνεται και πάλι από την προσομοίωση (με μικρή απόκλιση για την t_{pdf} κυρίως) καθώς έχω $t_{pdr} = 117\,ps$ και $t_{pdf} = 96\,ps$.


Άσκηση 3

Για την συγκεκριμένη άσκηση, πρέπει να φτιαχτούν τρεις αναστροφείς σε τεχνολογία cmos018 με διαστάσεις: Wn=(0.4μ)k, Ln=0.2μ και Wp=(0.8μ)k, Lp=0.2μ για k=1, 2, 4 και 8. Στη συνέχεια, θα πρέπει να υπολογιστούν η χωρητικότητα εισόδου (Pin Capacitance), η ενδογενής ή παρασιτική καθυστέρηση (Intrinsic Delay) και η κλίση Kload ενώ στο τέλος, τα αποτελέσματα θα συγκριθούν με τις τιμές του Πίνακα 3.3 και θα εξαχθούν συμπεράσματα. Αξίζει να αναφερθεί ότι οι πρώτες προσομοιώσεις είναι χωρίς φορτίο στην έξοδο, ενώ οι δεύτερες είναι με φορτίο 0.01pF. Επίσης, η εύρεση της χωρητικότητας εισόδου (και εξόδου) γίνεται μέσω του εργαλείου “view electrical node” στο Microwind.

Για κ=1,**Wn=(0.4μ), Ln=0.2μ και Wp=(0.8μ), Lp=0.2μ**









Χωρητικότητα εισοδου (Pin) = 1.65fF
Χωρητικότητα εξόδου (Pout) = 1.19fF


$K_{load,r}$ = $(t_{pdr} - t_{parasite,r})/C_L$ = [71 - 9]/0.01 =6200 ps/pF

$K_{load,f}$ = $(t_{pdf} - t_{parasite,f})/C_L$ = [58 - 9]/0.01 =4900 ps/pF

Για k=2 **Wn=(0.8μ), Ln=0.2μ και Wp=(1.6μ), Lp=0.2μ**









Χωρητικότητα εισόδου (Pin) = 3.25 fF
Χωρητικότητα εισόδου (Pout) = 1.48 fF


$K_{load,r}$ = $(t_{pdr} - t_{parasite,r})/C_L$ = [36 - 7]/0.01 =2900 ps/pF

$K_{load,f}$ = $(t_{pdf} - t_{parasite,f})/C_L$ = [29 - 7]/0.01 = 2200 ps/pF

Για k=4 **Wn=(1.6μ), Ln=0.2μ και Wp=(3.2μ), Lp=0.2μ**






2.00
2.000
in
0.0
2.00
out
17ps
12ps
8ps
8ps
8ps
7ps
7ps
7ps
7ps
7ps
0.738
0.0
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
1.8
Time(ns)



2.00
2.000
in
0.0
2.00
out
17ps
21ps
17ps
21ps
16ps
20ps
16ps
21ps
17ps
0.0
0.000
0.0
1.0
2.0
3.0
4.0
5.0
6.0
7.0
8.0
9.0
Time(ns)

Χωρητικότητα εισόδου (Pin) = 6.46 fF
Χωρητικότητα εξόδου (Pout) = 2.60 fF
$K_{load,r}$ = $(t_{pdr} - t_{parasite,r})/C_L$ = [21 - 7]/0.01 = 1400 ps/pF
$K_{load,f}$ = $(t_{pdf} - t_{parasite,f})/C_L$ = [17- 7]/0.01 = 1000 ps/pF

Για k=8 **Wn=(3.2μ), Ln=0.2μ και Wp=(6.4μ)k, Lp=0.2μ**


Vdd+
in
out
Vss-





Χωρητικότητα εισόδου (Pin) = 12.89 fF
Χωρητικότητα εξόδου (Pout) = 4.76 fF

$K_{load,r}$ = $(t_{pdr} - t_{parasite,r})/C_L$ = [13 - 7]/0.01 = 600 ps/pF
$K_{load,f}$ = $(t_{pdf} - t_{parasite,f})/C_L$ = [11 - 7]/0.01 = 400 ps/pF

Σύμφωνα με τις παραπάνω μετρήσεις εξάγεται ο παρακάτω πίνακας:

k	1	2	4	8
χωρητικότητα εισόδου (Pin Capacitance) Pin (fF)	1.65	3.25	6.46	12.89
Παρασιτική καθυστέρηση ανόδου $t_{parasite,r}$ (ps)	9	7	7	7
Παρασιτική καθυστέρηση καθόδου $t_{parasite,f}$ (ps)	9	7	7	7
$K_{load,r}$ (ps/pF)	6200	2900	1400	600
$K_{load,f}$ (ps/pF)	4900	2200	1000	400

ΣΥΜΠΕΡΑΣΜΑΤΑ:

1)Το $K_{load,f}$ μειώνεται όσο αυξάνεται το πλάτος W. Συγκεκριμένα, παρατηρείται ότι το $K_{load,f}$ είναι αντιστρόφως ανάλογη του πλάτος W, αλλά όχι σε τέτοιο βαθμό όπως εμφανιζεται στο πίνακα 3.3.

2)Επιβεβαιώνεται πως η ενδογενής καθυστέρηση μειώνεται όσο αυξάνεται το πλάτος W,ωστόσο παρατηρείται ότι στον πίνακα 3.3 η παρασιτική καθυστέρηση εξακολουθεί να μειώνεται όσο αυξάνεται το πλάτος W κάτι το οποίο έρχεται σε αντίθεση με τα αποτελέσματα που εξήχθησαν από τις προσομοιώσεις σύμφωνα με τα οποία μειώνεται μέχρι μια τιμή του k (κ=2) και μετά σχεδόν σταθεροποιείται (7 ps).

3)Επιβεβαιώνεται πως η χωρητικότητα εισόδου (Pin Capacitance) είναι ανάλογη με το k, όπως παρουσιάζει ο πίνακας 3.3 .

Υ.Γ.
Για να υπολογίσεις τον **KloadK_{load}Kload**, χρειάζεσαι τις τιμές του tpdrt **με φορτίο** και την παρασιτική καθυστέρηση (tparasitict) **χωρίς φορτίο**.

Μέτρηση tparasitict:

- Επανέλαβε την ίδια διαδικασία μέτρησης με το **Time Measurement Tool** (όπως παραπάνω).
- Το tpdr που λαμβάνεις σε αυτή την περίπτωση είναι ουσιαστικά το tparasitict, καθώς CL=0.

Αφού έχεις το tpdr και το tparasitict, μπορείς να βρεις το Kload χρησιμοποιώντας τον τύπο.

tpd: Η συνολική καθυστέρηση διάδοσης (propagation delay).

tparasitic: Η παρασιτική καθυστέρηση για CL=0.